@MASTERSTHESIS{ 2006:871625180,
 	title = {Implementa??o de uma classe de c?digos produto com decodifica??o turbo em FPGA},
 	year = {2006},
 	url = "http://tede.inatel.br:8080/tede/handle/tede/52",
 	abstract = "Resumo
 Este trabalho, patrocinado pela empresa LINEAR Equipamentos Eletr?nicos S/A,
 descreve um projeto de implementa??o de um esquema de corre??o de erro com
 c?digo turbo de bloco de baixa complexidade elaborado em um FPGA de baixo custo.
 A decodifica??o turbo ? baseada na combina??o dos algoritmos de Pyndiah e Wagner.
 Taxas ?teis de dados at? 60 Mbps foram atingidas utilizando 60% da l?gica dispon?vel
 no FPGA EP1C6T144C8 da fabricado pela Altera. Como resultado complementar, o
 uso de conhecidas ferramentas de simula??o did?ticas s?o exploradas, permitindo a
 compreens?o de uma classe espec?fica de c?digos produto e seu adequado processo de
 implementa??o. O codec foi criado com grande flexibilidade usando modelos estruturais
 e comportamentais, traduzidos posteriormente com simplicidade para linguagem
 VHDL.",
 	publisher = {Instituto Nacional de Telecomunica??es},
 	scholl = {Mestrado em Engenharia de Telecomunica??es},
 	note = {Instituto Nacional de Telecomunica??es}
}